

Esercizio di interfacciamento 2.

Realizzare, per lo Z80, un banco di memoria da 16 Kbyte di cui 8 Kbyte di ROM e 8 Kbyte di RAM.

Per la parte non volatile scegliamo il chip 2764 e per la RAM scegliamo il 628008 che è un chip RAM statico.

Per l'indirizzamento entrambi i chip necessitano di 13 piedini di indirizzamento.

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	= 0000H
0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	= 1FFFH
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	= 2000H
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	= 3FFFH

Il chip di RAM presenta un ingresso di abilitazione generale \bar{a} e due ingressi supplementari \bar{E}_1 ed E_2 , ed inoltre una abilitazione \bar{w} , non presente, invece, un'abilitazione di lettura. I piedini hanno le seguenti funzionalità:


\bar{E}_1	E_2	\bar{w}	\bar{a}	
1	1	1	1	usate in alta impedenza.
0	1	1	0	chip selezionato in lettura
0	1	0	X	chip selezionato in scrittura
1	X	X	X	usate in alta impedenza - chip in standby
X	0	X	X	// // // //

con basso consumo


Se chip di EPROM presenta invece due piedini di abilitazione \bar{E} e \bar{a} e due piedini \bar{P} e V_{PP} usati durante la programmazione

\bar{E}	\bar{a}	\bar{P}	V_{PP}	
\emptyset	\emptyset	1	V_{CC}	abilitato alla lettura
\emptyset	1	1	V_{CC}	in usate in alto impedenza
\emptyset	1	impulsi	$V_{PP} = 12,5V$	programmazione
1	\emptyset	X	V_{PP}	Inibizione della programmazione usate in alto impedenza
1	X	X	V_{CC}	in standby

BUS INDIRIZZI 16



BUS INDIRIZZI 16



ESERCIZIO

Realizzare un banco di memoria da 64 kbyte usando delle EPROM 27128

→


Il 27128 è un chip da 16 kbyte, con 14 ingressi di selezione e lo stesso di abilitazione come il 2764.

A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0000H	} 1° chip
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	3FFFH		
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	4000H	} 2° chip	
0	1	1	1	1	1	1	1	1	1	1	1	1	1	7FFFH			
1	0	0	0	0	0	0	0	0	0	0	0	0	0	8000H	} 3° chip		
1	0	1	1	1	1	1	1	1	1	1	1	1	BFFFH				
1	1	0	0	0	0	0	0	0	0	0	0	0	C000H	} 4° chip			
1	1	1	1	1	1	1	1	1	1	1	1	FFFFH					

8000H



BUS INDIRIZZI 16



ESERCIZIO DI INTERFACCIA MEMORIA DI MEMORIA

Per l'interfacciamento tra microprocessore 80 e un banco di memorie di 32K di EPROM e 32K di RAM

