


PROGRAMMA 51

Un μP Z80 controlla 18 sensori ^{analogici} tramite due ^{XXXX 290} multiplexer analogici ad 8 ingressi e due convertitori A/D; scrivere un programma che acquisisca i dati ogni minuto; si ha a disposizione un sottoprogramma **RITARD**. Acquisiti 100 dati, questi vengono inviati alla porta ~~FOH~~ ^{FOH} e si ricomincia da capo.




Questo esercizio implica delle considerazioni sull'hardware. Un convertitore A/D è un dispositivo elettronico che presenta un ingresso a cui giunge un segnale analogico il cui valore verrà convertito in un dato numerico. L'ADC presenta 8 linee di uscita digitali sulle quali scaricherà il dato numerico risultato della conversione. Queste uscite sono three-state in modo da consentire l'interfacciamento con il bus dati di un μP .



L'ADC presenta anche un ingresso di **START** per far partire la conversione e un ingresso di **RD** per leggere il risultato della conversione. Il processo di conversione è temporizzato da un segnale di clock la cui frequenza massima dipende dal tipo di ADC. La durata della conversione dipende dalla frequenza del clock ed è in genere espressa in N cicli di clock.

ad 8 ingressi e due convertitori A/D; scrivere un programma di acquisizione dei dati ogni minuto; si ha a disposizione un sottoprogramma RITARD. Acquisiti 100 dati, questi vengono inviati alla porta ~~FOH~~^{FOH} e si ricomincia da capo.


Questo esercizio implica delle considerazioni sull'hardware. Un convertitore A/D è un dispositivo elettronico che presenta un ingresso a cui giunge un segnale analogico il cui valore verrà convertito in un dato numerico. L'ADC presenta 8 linee di uscita digitali sulle quali scaricherà il dato numerico risultato della conversione. Queste uscite sono three-state in modo da consentire l'interfacciamento con il bus dati di un μP .



L'ADC presenta anche un ingresso di START per far partire la conversione e un ingresso di RD per leggere il risultato della conversione. Il processo di conversione è temporizzato da un segnale di clock la cui frequenza massima dipende dal tipo di ADC. La durata della conversione dipende dalla frequenza del clock ed è in genere espressa in N cicli di clock. In genere l'ADC presenta una uscita ^{na} EOC che segnala la fine della conversione. Il μP , per


Sapere se è terminata la conversione del segnale, può operare in due modi: 1) essere un ciclo di ritardo di durata superiore a quella della conversione; 2) interrogare in polling \overline{EOC} . *



Altro problema è quello di collegare all'unico ADC otto segnali diversi da convertire. Occorre un multiplexer analogico che invii un segnale analogico alla volta all'ADC. Un multiplexer ad 8 ingressi è analogo ad un mux digitale. Presumo una usata su cui viene smistato di volta in volta uno degli 8 ingressi e 3 ingressi digitali di selezione e un ingresso di abilitazione



\overline{E}	C	B	A	OUT
1	X	X	X	AC NESSUNA USCITA
0	0	0	0	IN1
0	0	0	1	IN2
0	0	1	0	IN3
0	0	1	1	IN4
				⋮
0	1	1	1	IN8

* EOC va bene all'inizio della conversione e si richiama a conversione terminata





BUS INDIRIZZI

16

Nello schema vediamo che abbiamo reso sia il MUX che l'ADC delle porte di ingresso-uscita. Da notare che i gli ingressi di selezione del MUX sono ricevuti dai bit D_0, D_1 e D_2 e l'abilitazione \bar{E} viene ricevuta da D_3 . Se scriviamo una volta opportuna con $D_3 = 0$ e D_0, D_1 e D_2 che coefficiente un numero tra 0 e 7 possiamo selezionare uno degli ingressi del mux. Notiamo che tale ingresso rimane stabile soltanto fin quando gli stessi ingressi di selezione non variano e l'abilitazione è attiva. Per mantenerli stabili essi non sono ricevuti direttamente dai bit del bus dati che vengono prima moltiplicati in 4 flip flop D il cui edge trigger ed il suo fronte di discesa il cui clock è ricevuto dall'uscita del decoder di I/O.

Quando scriviamo un dato all'indirizzo $02H$, se esso presenta il bit $D_3 = 0$, viene abilitato il MUX e inviato sull'uscita l'ingresso analogico selezionato a seconda del contenuto di D_2, D_1 . Tale ingresso rimane collegato in uscita finché non viene ricevuto qualche altro dato all'indirizzo $02H$.

Se facciamo una qualsiasi fittizia operazione di I/O all'indirizzo $00H$ otteniamo che Y_0 si abbia facendo per fare la conversione. Una operazione di I/O all'indirizzo $01H$ permetterà invece di leggere il risultato della conversione.

TABELLA DI I/O

A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀
X	X	X	X	X	0	0	0
X	X	X	X	X	0	0	1
X	X	X	X	X	0	1	0
X	X	X	X	X	0	1	1

HEX

00H

01H

02H


03H



START ADC
MULTIPLEXER

RD ADC

MUX

EOC





ORG XXXX;

LD B, 64H

; B è il contatore dei 100 dati

LD HL, 1800H

; usiamo HL come puntatore al buffer

; che riempiremo con i risultati delle

; conversioni

E2: LD D, 08H

; D è il contatore dei canali analogici

LD E, 00H

; E contiene il numero del canale da selezionare

E3: LD A, E

OUT(02H), A

; selezione il canale del multiplexer

OUT(00H), A

; scrittura fittizia per far partire la conversione

E1: IN A, (03H)

; lettura per prelevare EOC

BIT 0, A

; il bit 0 di A contiene EOC

JR Z, E1

; se flag di zero = 1 vuol dire che il bit 0 è a zero

; quindi ritorno a controllare

IN A, (01H)

; altrimenti leggo il risultato della conversione

LD (HL), A

; memorizzo nel buffer

INC HL

; incremento il puntatore

DJNZ, E4

; se B ≠ 0 salto le seguenti istruzioni

; che saranno eseguite per spedire i 100 dati accumulati

; in uscita

DEC HL

; anzitutto decremento il puntatore che avevo

; già spostato in avanti

LD C, 70H

; per usare l'istruzione di out ricorriamo divo

; usare C come puntatore alla porta di I/O

PUSH BC

; mi serve anche B che solo momentaneamente

; sullo stack

LD B, 64H

OTDR

INC HL

; OTDR l'ultima volta sposta HL all'indietro

; di una posizione rispetto all'inizio del

; buffer

POP BC

; ripristino B

E4 : DEC D

; decrementa contatore canali analogici

INC E

; movimento l'indirizzo del canale analogico

